Program menurut smgenerator.sf.net

SmGen adalah generator mesin negara terbatas untuk Verilog. Bukan alat entri FSM sekalipun. Masukannya adalah Verilog seperti perilaku. SmGen menghasilkan desain berbasis synthesizabe FSM darinya. Batas jam secara eksplisit d