Program menurut equiitg.sf.net

Ini adalah alat pengecekan kesetaraan formal yang dikembangkan @ IIT Guwahati yang dapat digunakan untuk memverifikasi kesetaraan fungsional antara sirkuit (kombinasi dan berurutan) dari format BLIF, verilog dan EDIF.