Alat untuk desain sistem yang dapat dikonfigurasi ulang, diimplementasikan sebagai Eclipse Plug-In, terutama untuk XILINX FPGAs menggunakan aliran desain EarlyAccess. Rancang sistem Anda secara grafis, lampirkan file sumber (VHDL) dan buat bitstream (parsial) secara otomatis.
Riwayat versi
- Versi 20070522-full diposting di 2007-05-23
Beberapa perbaikan dan pembaruan - Versi 20070522-full diposting di 2007-05-23
Detil Program
- Kategori: Pengembangan > Lain
- Penerbit: wwwhni.uni-paderborn.de/index.php?id=2031&L=1
- Lisensi: Gratis
- Harga: N/A
- Versi: 20070522
- Platform: windows