Logic Circuit Simulation in C++ 0.0.59

Lisensi: Gratis ‎Ukuran file: N/A
‎Peringkat Pengguna: 5.0/5 - ‎2 ‎Suara

libLCS adalah library deskripsi perangkat keras di C++ yang bertujuan sekuat dan semudah Verilog HDL. Saat ini mendukung gerbang logika, flipflops, jam, dan memfasilitasi penundaan, tugas berkelanjutan, dan pembuangan nilai variabel ke dalam file VCD.

Riwayat versi

  • Versi libLCS-0.0.59 diposting di 2007-10-23
    Beberapa perbaikan dan pembaruan
  • Versi libLCS-0.0.59 diposting di 2007-10-23

Detil Program