Proyek ini mengembangkan prosesor DSP yang dioptimalkan untuk operasi FIR/IIR/DCT. Pengkodean dilakukan di VHDL, dan dimaksudkan untuk disintesis oleh Altera Quartus II.
Riwayat versi
- Versi initial diposting di 2004-11-24
Beberapa perbaikan dan pembaruan - Versi N/A diposting di 2004-11-24
Detil Program
- Kategori: Pengembangan > Lain
- Penerbit: dsp-gatech.sf.net
- Lisensi: Gratis
- Harga: N/A
- Versi: Array
- Platform: windows