& logics 4.9
Anda dapat mengunduh dalam 5 detik.
Tentang & logics
& logika adalah simulator sirkuit logika dengan editor skema terintegrasi dan browser bentuk gelombang. Komponen skematik yang saat ini tersedia: Transistor: NMOS, PMOS Gerbang logika: buffer, inverter, dan, nand, atau, juga, exor, exnor, tri-state buffer dan inverter Sandal jepit: Kait D, tepi dipicu D, sandal jepit JK, monostable Multiplexers: 2 hingga 1, 4 hingga 1, 8 hingga 1. Demultiplexers: 1 hingga 2, 1 hingga 4, 1 hingga 8 Indikator: LED, osiloskop probe Tampilan: desimal, heksadesimal Sakelar: tombol alih, tombol tekan Konstanta: tinggi dan rendah.
Fitur editor skema: subcircuit kustom (kotak hitam), menu sensitif konteks, autorouter, 7 langkah membatalkan /mengulangi, label untuk koneksi jauh, pembesaran otomatis pada pilihan, kloning, memutar, mengunci dan membuka kunci gerakan, perataan vertikal dan horizontal, pindah ke tengah.
Simulator sirkuit digital bekerja dengan tiga tingkat logika dan tiga nilai impedansi. Mereka rendah, tidak terdefinisi dan tinggi. Kabel secara opsional dapat menampilkan tingkat logika. Pemodelan tingkat sakelar, pemodelan tingkat gerbang, dan pemodelan tingkat perangkat yang kompleks dapat dicampur dalam sirkuit. Simulator mendeteksi kesalahan waktu berjalan dan menempatkan pesan kesalahan pada skematik. Galat yang terdeteksi adalah: Kondisi korsleting sementara. Ketika output yang terhubung memiliki level yang berbeda atau tidak terdefinisi dan memiliki impedansi rendah atau tidak terdefinisi. Deteksi lonjakan. Ketika input menerima impuls yang lebih pendek dari nilai yang dikonfigurasi. Pengaturan flip flop, tahan, pemulihan, pelanggaran waktu resume. Sandal jepit dapat memasuki status metastable dalam kasus ini.
Browser bentuk gelombang adalah osiloskop digital virtual. Fitur saat ini adalah: mulai, waktu berhenti, pengaturan panjang penyangga, pergeseran waktu dan zoom, tampilan status rendah, tinggi, dan tidak terdefinisi logika.
Rilis 3.x berisi ekstensi HDL. Dimungkinkan untuk menggambarkan sirkuit dalam kotak menggunakan subset Verilog yang sangat kecil. Demo gates.s memuat modul berikut dari file simple.v:
modul smpl_circuit (A,B,AND, NAND, OR, NOR, XOR, XNOR, BUF,NOT); input A,B; output AND, NAND, OR, NOR, XOR, XNOR, BUF,NOT; dan #10 g0 (AND,A,B); nand #10 g1 (NAND,A,B); atau #10 g2(OR,A,B); atau #10 g3 (NOR,A,B); xor #10 g4(XOR,A,B); xnor #10 g5(XNOR,A,B); buf #10 g6 (BUF,A); (Tidaklah mungkin) atau #10 tidak beriman (kepada nabi-nabi yang telah beriman) yaitu kepada Nabi saw. endmodule
dan file test1.v:
sirkuit modul (A,B, C,y); input A,B; keluaran y; kawat e; dan #30 g1(e,A,B); atau #30 g2(y,e,C); endmodule
Tidak ada deteksi kesalahan runtime di dalam kotak. Hanya kesalahan waktu kompilasi pertama yang ditampilkan.
Program ini dilengkapi dengan dibangun di sirkuit demo. Mereka membantu anda untuk memulai dengan cepat. Lihat http://www.hexastyle.com/home/andlogics/first-3-steps untuk detailnya. Anda dapat dengan mudah mensimulasikan, menganalisis, dan memodifikasi operasi dan waktu contoh. Contoh bawaan: 74160, 74163 penghitung sinkron 74180 pemeriksa generator paritas 74181 4 bit ALU 74147, 74148 encoder prioritas pemodelan tingkat transistor gerbang CMOS Contoh lainnya misalnya adder biner, penghitung Johnson dapat diunduh dari sini: http://www.hexastyle.com/home/andlogics/download-examples