Logic Breadboard Simulator 1.37

Tentang Logic Breadboard Simulator

Logic Breadboard Simulator adalah simulator sirkuit logika dengan breadboard dan editor skematik, input HDL, osiloskop digital virtual. Breadboard memiliki fitur-fitur berikut. Konektor daya, dua generator jam independen, ruang lingkup dengan 32 saluran. Lubang sentuh tunggal dan pemilihan perangkat. Kawat ke resistor, LED, LED +resistor transformasi. Perpustakaan perangkat. 7 langkah batalkan/ulangi. Sirkuit khusus. 7 tampilan segmen. Ic: 7400, 7401, 7402, 7403, 7404, 7405, 7406, 7407,7408, 7409, 7410, 7411, 7412, 7413, 7414, 7415, 7416, 7417, 7419, 7420, 7421, 7422, 7427, 7428, 7430, 7440, 7449 Komponen skematik yang saat ini tersedia: Transistor: NMOS, PMOS Gerbang logika: buffer, inverter, dan, nand, atau, juga, exor, exnor, tri-state buffer dan inverter Sandal jepit: Kait D, tepi dipicu D, sandal jepit JK, monostable Multiplexers: 2 hingga 1, 4 hingga 1, 8 hingga 1. Demultiplexers: 1 hingga 2, 1 hingga 4, 1 hingga 8 Indikator: LED, osiloskop probe Tampilan: desimal, heksadesimal Sakelar: tombol alih, tombol tekan Konstanta: tinggi dan rendah. Editor skema berasal dari aplikasi & logika dengan beberapa peningkatan. Empat kali lebih besar kanvas, router lebih cepat. Sub sirkuit pada breadboard mungkin memiliki label port. Cukup letakkan anotasi ke sirkuit. Sintaksnya sederhana. Mulailah dengan . dan pisahkan label dengan titik-titik. Jika port dinegasikan daripada label mulai dengan ~. Jumlah label porta harus sama dengan jumlah porta. Misalnya. . B.C.~LT.~BI/RBO.~RBI. D.A.GND.e.d.c.b.a.g.f.Vcc Tempat sirkuit kustom adalah direktori "ics". Fitur editor skema: subcircuit kustom (kotak hitam), menu sensitif konteks, autorouter, 7 langkah membatalkan /mengulangi, label untuk koneksi jauh, pembesaran otomatis pada pilihan, kloning, memutar, mengunci dan membuka kunci gerakan, perataan vertikal dan horizontal, pindah ke tengah. Simulator sirkuit digital bekerja dengan tiga tingkat logika dan tiga nilai impedansi. Mereka rendah, tidak terdefinisi dan tinggi. Kabel secara opsional dapat menampilkan tingkat logika. Pemodelan tingkat sakelar, pemodelan tingkat gerbang, dan pemodelan tingkat perangkat yang kompleks dapat dicampur dalam sirkuit. Simulator mendeteksi kesalahan waktu berjalan dan menempatkan pesan kesalahan pada skematik. Galat yang terdeteksi adalah: Kondisi korsleting sementara. Ketika output yang terhubung memiliki level yang berbeda atau tidak terdefinisi dan memiliki impedansi rendah atau tidak terdefinisi. Deteksi lonjakan. Ketika input menerima impuls yang lebih pendek dari nilai yang dikonfigurasi. Pengaturan flip flop, tahan, pemulihan, pelanggaran waktu resume. Sandal jepit dapat memasuki status metastable dalam kasus ini. Osiloskop digital virtual memiliki fitur saat ini berikut: mulai, waktu berhenti, pengaturan panjang penyangga, pergeseran waktu dan zoom, gulir atas/bawah, tampilan status rendah, tinggi, dan tidak terdefinisi logis. Aplikasi ini berisi ekstensi HDL. Dimungkinkan untuk menggambarkan sirkuit dalam kotak menggunakan subset Verilog yang sangat kecil. Demo gates.s memuat modul berikut dari file simple.v: modul smpl_circuit (A,B,AND, NAND, OR, NOR, XOR, XNOR, BUF,NOT); input A,B; output AND, NAND, OR, NOR, XOR, XNOR, BUF,NOT; dan #10 g0 (AND,A,B); nand #10 g1 (NAND,A,B); atau #10 g2(OR,A,B); atau #10 g3 (NOR,A,B); xor #10 g4(XOR,A,B); xnor #10 g5(XNOR,A,B); buf #10 g6 (BUF,A); (Tidaklah mungkin) atau #10 tidak beriman (kepada nabi-nabi yang telah beriman) yaitu kepada Nabi saw. endmodule

dan file test1.v: sirkuit modul (A,B, C,y); input A,B; keluaran y; kawat e; dan #30 g1(e,A,B); atau #30 g2(y,e,C); endmodule Tidak ada deteksi kesalahan runtime di dalam kotak. Hanya kesalahan waktu kompilasi pertama yang ditampilkan. Program ini dilengkapi dengan dibangun di sirkuit demo. Mereka membantu anda untuk memulai dengan cepat. Lihat http://www.hexastyle.com/home/andlogics/first-3-steps untuk detailnya. Anda dapat dengan mudah mensimulasikan, menganalisis, dan memodifikasi operasi dan waktu contoh. Contoh bawaan: 74160, 74163 penghitung sinkron 74180 pemeriksa generator paritas 74181 4 bit ALU 74147, 74148 encoder prioritas pemodelan tingkat transistor gerbang CMOS Contoh lainnya dapat diunduh dari sini: http://www.hexastyle.com/home/andlogics/download-examples